基于FPGA的微处理器内核设计与实现

设计了基于FPGA并与MCS-51单片机指令兼容的高效微处理器内核.本内核改进了传统MCS-51单片机的体系结构,使每个机器周期只需一个时钟周期,提高了指令的执行效率.同时增加了硬件看门狗及软件复位功能,提高了系统的可靠性和抗干扰能力.本内核通过了功能仿真并下载到FPGA中成功运行.


基于ＦＰＧＡ晌微处理器内核设计与实项
宋学瑞，王英茂
（中南大学信息科学与工程学院电子科学与技术系，湖南长沙４１００８３）

摘要：设计了基于ＦＰＧＡ并与ＭＣＳ一５１单片机指令兼容的高效微处理器内核。本内核改进了传
统ＭＣＳ一５１单片机的体系结构，使每个机器周期只需一个时钟周期，提高了指令的执行效率。同时增
加了硬件看门狗及软件复位功能，提高了系统的可靠性和抗干扰能力。本内核通过了功能仿真并下
栽到ＦＰＧＡ中成功运行。
关键词：ＦＰＧＡ微处理器内核看门狗ＭＣＳ一５１


与传统投片实现ＡＳＩＣ相比…，ＦＰＧＡ具有实现速度 了指令执行效率和抗干扰能力。
快、风险小、可编程、可随时更改升级等一系列优点，因 １系统设计
而得到了越来越广泛的应用。ＭＣＳ一５ｌ应用时间长、范 １．１模块划分
围广，相关的软硬件资源丰富，因而往往在ＦＰＧＡ应