dreamjsc

工程师

今日你签到了吗?论坛动态

来自 论坛2012-04-27 13:07

RE: 关于cycloneiii PLL的warning

不清楚,感觉不用管!……
来自 论坛2012-04-23 17:01

RE: Cyclone3 I/O逻辑电平兼容问题

DDR应该属于高速器件,我个人的理解,10MHz以下,应该没问题。50MHz以上,应该有问题。DQ、DQS没有连到专用存储器上,影响不大。只要满足寄存器采样的建立保持时间够了,就可……
来自 论坛2012-04-21 23:17

RE: 求助关于Xilinx配置信息加载采集的问题

xilinx每个系列的FPGA都有相应的datasheet,你只需要在xilinx官网上搜索系列名+configuration user guide即可找到你要的!……
来自 论坛2012-04-21 23:05

RE: altera中rom的使用

就是增加一要地址总线!……
来自 论坛2012-04-21 23:03

RE: 求解!请教ISE里这个警告是怎么回事?

建议定义端口使用两种方式,为方便描述,只用了你部分端口 (1) module(rst,clk,AD_data,AD_sts) input  rst; input&……
来自 论坛2012-04-19 11:10

RE: 又有好东西送了

啥东西,看看……
来自 论坛2012-04-19 11:03

RE: altera中rom的使用

使用多个ROM组合起来用,ROM的使能用于片选,作为总的地址线的一根。……
来自 论坛2012-04-19 11:00

RE: 求解!请教ISE里这个警告是怎么回事?

不是端口AD_sts被重定义了么?你应该把程序粘出来看看……
来自 论坛2012-04-19 10:58

RE: FIR Compiler IP Core问题求助

找到问题就好,有的时候,因为自己的粗心,会花很多时间才能找到这个bug,写程序的,都会犯类似的错误。……
2
3
4
5
6
»
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
威廉希尔 官网app 杂志社 版权所有 北京东晓国际技术信息咨询有限公司