module test ( input CLK,RSTn, input a, output b ); reg rb; always@(posedge CLK or negedge RSTn) if(!RSTn) rb<=0; else rb<=a; assign b=rb; endmodule
RTL Viewer:
Technology Map :
看寄存器的CLRN端,为什么RTL视图中的还多了个取反
有奖活动 | |
---|---|
5月直播——【探索边缘智能的未来——直播盛宴即将开启!】 | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
【有奖活动】智能可穿戴设备AR/VR如何引领科技新潮流! | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 |